3. デバイスの基礎

電子と正孔のをバンド図で説明します。　価電子帯 (Valence Band) には電子が充満しており、熱や光などによって励起されると電子は伝導帯 (Conduction Band) に遷移してキャリアとなり、価電子帯に残された正孔もまたキャリアとなります。(Fig. 1-2a)　
これを、Fig. 1-2a 右に示すように電子・正孔ともにフェルミレベルからの遷移と考えることができます。

バンドギャップの中心にフェルミレベルがある場合が真性半導体で、フェルミレベルから伝導帯までのエネルギー差とフェルミレベルから価電子帯までのエネルギー差が等しいため、電子のキャリア濃度($=n$) と正孔のキャリア濃度($=p$) は同じになります。　そのときの濃度を真性キャリア濃度 ($=n_i$) と呼び、以下の関係が成り立ちます。
　　$n=p=n_i$

Fig. 1-2a の左図のようにバンドギャップの中心に対してフェルミレベルが伝導帯に寄っていれば 電子が増えて正孔が減り、N型となります。　逆に伝導帯の電子が Fig. 1-2b の右図のようにフェルミレベルが価電子帯に寄っていれば正孔が増えて電子が減り、 P型となります。

キャリア濃度を式で表すと以下のようになります。
　　$n=A_{c}\cdot e^{-\left(E_{c}-E_{f}\right)/kT}$
　　$p=A_{v}\cdot e^{-\left(E_{f}-E_{v}\right)/kT}$

ここで、$A_c$ , $A_v$ はそれぞれ伝導帯・価電子帯の状態密度で、$E_c$ , $E_v$ はそれぞれ伝導帯・価電子帯のエネルギー準位、$E_v$ はフェルミレべルのエネルギー準位を意味します。

電子のキャリア濃度と正孔のキャリア濃度の積をとると、以下の関係が得られます。
　　$n\cdot p=A_{c}\cdot e^{-\left(E_{c}-E_{f}\right)/kT}\cdot A_{v}\cdot e^{-\left(E_{f}-E_{v}\right)/kT}$
　　　 $=A_{c}\cdot A_{v}\cdot e^{-\left(E_{c}-E_{v}\right)/kT}$
　　　 $=A_{c}\cdot A_{v}\cdot e^{-E_{g}/kT}$

Fig. 1-3a に真性半導体の場合の図を示します。

ここで、Eg はバンドギャップエネルギーで一定なので、
　　$\sqrt{A_{c}\cdot A_{v}\cdot e^{-E_{g}/kT}}=n_{i}$
と書くと、以下のように表すことができます。
　　$n\cdot p=n_{i}^{2}$
すなわち、電子のキャリア濃度と正孔のキャリア濃度の積をとると、それは真性キャリア濃度の自乗に等しくなります。

Fig. 1-3b に N型半導体、Fig. 1-3c に P型半導体の場合の図を示しますが、どんなときでも 電子のキャリア濃度(p)と正孔のキャリア濃度(n)の積は n_i² に等しくなります。
N型半導体の場合電子が多数キャリアで、電子のキャリア濃度はどれだけのドナー型不純物をドーピングしたかでほぼ決まります。
ドーピング濃度を $N_d$ とすると電子のキャリア濃度と正孔のキャリア濃度はそれぞれ、
　　$n=N_{d}$
　　$p=n_{i}^{2}/n=n_{i}^{2}/N_{d}$

と求めることができます。　ここで、具体的にキャリア濃度を求めてみると、真性半導体キャリア濃度は室温では $n_i=1.4\times 10^{10}$ [cm^-3] 程度なので、アクセプタ不純物濃度を、$N_d=1\times 10^{15}$ [cm^-3] とすると
　　$ｐ=1\times 10^{15}$ [cm^-3]
　　$n=2\times 10^{5}$ [cm^-3]

となり、少数キャリアである正孔は多数キャリアである電子の $2\times 10^{-10}$ (=0.2ppb) しか存在しなことがわかります。　（ppb は 10億分の1 ）

①ドリフト
キャリアに電界がかかると正のキャリアは電界の方向へ、負のキャリアは電界と逆方向に移動しますので、電流として観測されます。
　　$I_{drift}=-e\cdot n\cdot\mu_{e}\cdot E+e\cdot p\cdot\mu_{h}\cdot E$
ここで、$E$ は電界強度で、$\mu_e$ , $\mu_h$ はそれぞれ電子と正孔の移動度、$n$ , $p$ はそれぞれ電子と正孔の濃度です。　(移動度は電界に対するキャリアの移動速度の比として定義されます)

②拡散
キャリアに濃度の勾配があるとキャリアは濃度の高いほうから低い方へと流れます。　キャリアは熱運動により一定個所にはとどまらずに拡散するために、結果的にキャリアは濃度が高い方から濃度の低い方へと動くことになります。
　　　$I_{diff}=-e\cdot D_{e}\cdot\nabla n+e\cdot D_{h}\cdot\nabla p$

ここで、$D_e$ , $D_h$ はそれぞれ電子・正孔の拡散定数で、$\nabla n$ , $\nabla p$ はそれぞれ電子・正孔の濃度勾配を表します。

③発生と再結合
熱励起や光照射などがあると、電子と正孔が対として発生する現象があります。　また逆に電子と正孔ご再結合して消失する現象もあります。　このように発生と再結合か起こると、キャリア濃度自体が変化するために結果として電流に寄与することになります。

連続の方程式
ある閉じた領域を考えた場合、その領域に対してドリフト・もしくは拡散で流入するキャリアの数と、その領域からドリフト・もしくは拡散で流出するキャリアの数の差は、その領域で発生・再結合するキャリアの数に等しいという関係が常に成り立ちます。

これを連続の方程式と呼び、半導体での電流を考える上で非常に重要な式です。

別個に存在する P型の半導体と N型の半導体を接合した場合を考えます。(Fig.2-1)

N型は電子が多数キャリアですが、P型では電子が少数キャリアになるため、拡散により電子は N型から P型に流れ込みます。同様に、正孔は P型から N型に流れ込みます。　N型では電子がなくなるため、残されたドナーイオンが正の空間電荷領域を形成し、逆に P型では残されたアクセプタイオンが負の空間電荷領域を形成するため、これらの空間電荷領域が電界を作ります。
この電界は拡散による電子・正孔の拡散を抑える方向に働くため、拡散電流とドリフト電流が釣り合ったところで平衡状態に落ち着くととになります。

空間電荷領域は空乏層や空乏領域とも呼ばれ、この領域にはキャリアは存在しません。　

空乏層以外の P型領域ではアクセプタイオンと正孔が同数一様に存在し、N型ではドナーイオンと電子が同数一様に存在するため、それぞれ電気的中性領域となります。
これをバンド図を使って示すと Fig. 2-2 のようになります。

PN接合は PNダイオードとも呼ばれ、整流作用があります。　ここではを順バイアスした場合について考えます。

Fig. 2-3 のように順バイアスがかかると電位障壁が下がり、N領域から P領域へ電子が流れ込み、逆にP領域からN領域に正孔が流れ込み、結果として P領域からN領域へと電流が流れることになります。

このように P領域では本来少数キャリアである電子が N領域から注入され、逆にN領域では本来少数キャリアである正孔が P領域から注入されることになります。　これを少数キャリアの注入と呼びます。

もう少し物理的に説明します。
バイアスがかからない状態は平衡状態なので、P型に対してもN型に対してもフェルミレベルは等しくなりますが、バイアスがかかるとフェルミレベルは価電子帯に対する擬フェルミレベルと伝導帯に対する擬フェルミレベルに分離します。

P領域では価電子帯と電子に対する擬フェルミレバルの距離が近づくため、電子のキャリア濃度がゼロバイアス時に対して増えることになり、N領域では伝導帯と正孔に対する擬フェルミレバルの距離が近づくため、正孔のキャリア濃度がゼロバイアス時に対して増えることになり、

PN接合を逆バイアスした場合を考えます。

Fig. 2-4 のように逆バイアスがかかると電位障壁が高くなり、P領域における少数キャリアである電子がN領域に、逆にN領域における少数キャリアである正孔が P領域に、それぞれ無理やり引き抜かれることで電流が流れます。
しかし、それぞれ少数キャリア濃度はもともと低いため電流は極めて小さく、逆方向電流はほとんどゼロです。

以上みてきたように、PN接合に順バイアスを印加すると電流が流れ、逆バイアスを印加した場合には電流が流れないという、いわゆる整流作用があります。　このような PN ダイオードにおける電流の式は以下のように書けます。
　　$I=I_{s}\cdot\left(e^{\frac{eV}{kT}}-1\right)$

ここで Is は逆方向飽和電流と呼ばれ、例えば $1\times 10^{-11}〜1\times 10^{-12}$ などの極めて小さい値を取りますのて、逆方向電流は非常に小さいことがわかります。

一方で $\frac{eV}{kT}\gg 1$ となる順バイアスがかかると電流の式は以下のように書け、実際にダイオードを使う場合には妥当な近似になります。
　　$I\doteqdot I_{s}e^{\frac{eV}{kT}}$

式から明らかなように、ある程度の順バイアスがかかると電流は指数関数的に増大するため、順方向バイアス電圧は飽和するとみなせます。　これを順方向飽和電圧と呼ぶこともあり、その値は 0.6〜0.7V 程度となります。

空乏層ではキャリアが存在しないため、誘電体として振る舞います。一方、その両端は中性領域なので導電体として振る舞います。
なので、空乏層は並行平板コンデンサとみなすことができ、空乏層の幅を d とすると、
　　$C=\displaystyle\frac{{\epsilon_{s_i}\cdot\epsilon_0}}{d}$

となります。　ここで、$\epsilon_0$ は真空の誘電率で、$\epsilon_{s_i}$ はシリコンの比誘電率 (≒11.7) になります。　
実際には PN接合に印加するバイアス電圧によって空乏層の幅は変化するため、接合容量はバリキャップとして振る舞い、近似的に以下の式で表されます。
　　$C_{j}=\displaystyle \frac{C_{j0}}{\sqrt{1-\frac{V}{\Phi}}}=\frac{C_{j0}}{\sqrt{1+\frac{\left|V\right|}{\Phi}}}$

ここで、$V$ は逆バイアス電圧で、$\phi$ は $N_d$ , $N_a$で決まる定数です。　逆バイアスを深くすると空乏層は広がり、容量は小さくなります。

MOS 構造とは、Fig. 3-1a のような Metal-Oxide-Semiconductor の3層からなり、MOSトランジスタの骨格をなす重要な構造です。
Metal は金属、Semiconductor は半導体、Oxide 酸化膜を意味します。
一般的な半導体プロセスでは、Metal はポリシリコンを用い、Semiconductor は結晶シリコンで、Oxide はその結晶シリコンを熱酸化することで形成します。

Fig. 3-1b は、Metal, Oxide, Semiconductor が離れて存在するときのバンド図です。

仕事関数は、フェルミレベルにある電子を真空の準位に満ち上げるためのエネルギーで、Metal と Semiconductor では異なる値を取ります。

Fig. 3-1c はそれらを同電位で接触させたときのバンド図になります。
平衡状態なので、Metal に対するフェルミレベルと Semiconductor に対するフェルミレベルが等しくなるため、仕事関数差の違いによりバンドが曲がります。

Fig. 3-1d は、Metal と Semiconductor の間に V_fb という電圧をかけて、バンドがフラットになったときのバンド図で、V_fb をフラットバンド電圧と呼びます。
MOS 構造を考える上では、このフラットバンド状態が基準となります。

いま Semiconductor として、P型Si の場合で考えます。

P型Si では多数キャリアは正孔で、ここでは話を簡単にするために Fig. 3-2a 左の図のように Metal と Si を短絡した時、すなわち両者のフェルミレベルが等しい時にフラットバンド条件を満たしているものと仮定します。　この状態では、バンドの曲がりはないため、Si 基板の表面でも奥でも、その正孔の濃度は同じです。

ここで、Fig. 3-2a 右の図のように Metal に負電圧を印加すると、バンドが上方向に曲がります。
Si の表面 (Si-SiO₂ 界面) に注目すると、価電子帯がフェルミレベルに近づくため多数キャリアである正孔が増加します。
この状態を “蓄積 = Acumulation” と呼び、MOS構造は SiO₂ 膜を誘電体層とする並行平板コンデンサとして働き、SiO₂ の膜厚を T_ox とすると単位面積あたりの容量は、
　　$C=\displaystyle\frac{{\epsilon_{ox}\cdot\epsilon_0}}{T_{ox}}$

で与えられます。　(ε_ox は SiO₂ の比誘電率で、約 3.9)

次に Fig. 3-2b 左のように Metal に正電圧を印加した場合を考えます。

正電圧をかけたときには、左図のようにバンドが下方向に曲がります。
Si の表面 (Si-SiO₂ 界面) に注目すると、価電子帯がフェルミレベルから遠ざかるため多数キャリアである正孔が排斥され、濃度が極端に減少します。

この状態を “空乏化 = Depletion” と呼び、MOS構造は酸化膜容量と空乏層容量の直列接続容量のように振る舞います。
Oxide の膜厚を T_ox し、空乏層の深さを l_dep とすると単位面積あたりの容量は、
　　$C=\displaystyle\frac{{\epsilon_{ox}\cdot\epsilon_0}}{T_{ox}}\parallel \displaystyle\frac{{\epsilon_{s_i}\cdot\epsilon_0}}{l_{dep}}$

で与えられます。　(ε_si は Si の比誘電率で約 11.9)
酸化膜容量に空乏層容量が直列接続されるため全体としての容量は酸化膜容量よりも小さくなります。

続いて Metal にさらに高い正電圧を印加した場合を考えます。

この場合は、 Fig. 3-2b 右のようにバンドが下方向に大きく曲がります。
Si の表面(Si-SiO₂ 界面) に注目すると、今度は伝導帯がフェルミレベルに近づくことになり、少数キャリアの電子が誘起され、P型半導体でありながら電子が発生します。この状態を “反転 = Inversion” と呼びl、MOS構造は再び酸化膜容量のみが見えてくる容量として働くようになります。

どこからを反転と呼ぶかは明確には決まっていませんが、P型であれば反転電子の濃度が、本来多数キャリアである正孔の濃度と等しくなったところとすることが一般的です。

ひとつ注意事項としては、この MOS 構造が単体として存在する場合には、”反転” が起きるまでには十分な時間が必要になることが挙げられます。

電圧印加でバンドが曲がって平衡状態に達すれば、フェルミレベルと伝導帯の間隔に相当する電子が現れますが、過渡状態では直ぐには反転電子は現れません。　熱励起により電子・正孔対が「発生」することで電子が Si表面に出現するため、ある程度時間がかかることになります。

Fig. 3-3 のグラフは実線が低周波の正弦波を与えたときの容量で、破線が高周波の正弦波を与えたときの容量になります。

低周波の場合は反転電子が集まる十分な時間があるため反転層ができますが、高周波の場合には反転電子は集まる時間が確保できないため反転層はできないため、容量としては酸化膜容量と空乏層容量の直列接続容量が見えることになります。

前節で、MOS 構造単体では反転電子が Si 表面(Si-SiO₂ 界面)に蓄積されるには時間がかかると説明しましたが、Fig. 3-5 に示すようにMOS 構造に隣接して電子の供給源となる N型領域を設けると、そこからMOS構造の Si 表面に反転電子が供給されるため、高周波の電位変化に対する応答性が劇的に向上します。この構成を MOS 容量と呼びます。

以降、Metal電極を Gate、P型 Si を Body、N領域を Source 、Si-SiO₂ 界面の反転電子が存在しうる領域を Channel と言い換えると、MOS 容量で起こる現象は以下のように説明できます。

「Gateにあるしきい値以上の高い正電圧を印加すると、Gate下に Channel が形成されます。　MOS構造に隣接して Source を配置すると、 Source から Channel に電子が供給され、Channel には電子が満たされます。」

これをバンド図で示すと Fig. 3-6 のように MOS 構造の Si-SiO₂ 界面に、隣接する N領域から多数決キャリアの電子が供給されることになります。

この状態で Gate 電圧が微小変動すると、 Channel 電位 (=Channel ポテンシャル) もそれに連動して変化し、Channel に蓄積される電子の数も変化するので、容量として働くことになります。

次に、Fig. 3-7 に示すように Source の反対側に電子を排出する N領域を追加してみます。
このN領域を Drain と呼び、Drainには Source よりも高い電圧、すなわち低いポテンシャルを与えます。
すると、Source から注入された電子は Channel を通って Drain へと排出されることになります。
これが MOSトランジスタです。

ここで、Gate 電圧が低いと Channel が形成されないため電流は流れません。
Gate電圧を高くすると Channel が形成されて Source から電子が注入されて Drain に排出されることで電流が流れます。
Gate電圧をさらに高くすると Channel 下の電子数が増えて電流は増加します。

Fig. 3-8 のように、MOSトランジスタの Source とBody を接地し、Drain に定電圧を与えた状態で Gate 電位を 0V から高い電圧に Sweep していったときの状態の変化を ポテンシャル図で考えます。

遮断
Vg=0V のときには Channel のポテンシャルは下がらず、電子は存在しないために電流は流れません。　この状態を “遮断状態” である、または “遮断領域” にいると言います。

しきい値
Gate電圧を高くしていくと Channel ポテンシャルが下がり、Source のポテンシャルと等しくなります。　このときの Gate 電圧を “しきい値電圧” と呼び、 V_th あるいは V_t などと表します。

5極管
Gate電圧をしきい値電圧より高くすると、 Channel ポテンシャルは Source 電位より下がり、Source から Channel に電子が注入されます。　注入された電子は Source-Drain 間の電界によりドリフトし、Drain に達することで、Source-Drain 間に電流が流れます。　
この場合の電流は ChannelポテンシャルとSource の電位のみで決まり、そのポテンシャルの差が大きくなると電流は増えます。
Channelポテンシャルは Gate 電圧で決まるので、Gate 電位とSource電位のみで決まると言って構いません。　この時、Drain 電圧が変化しても電流は変わりません。
この状態を “5極管状態” である、または “5極管領域” にいると言います。
(MOSトランジスタに限定すると “飽和領域” と呼びます)

3極管
Gate電圧をさらに高くして、Channelポテンシャルが Drain電位より下がるようになります。　この状態では 5極管領域とは異なり、流れる電流は Drain 電圧に対しても感応度を持ちます。　この状態では Gate電圧が高くなった場合には Channel 下の電子濃度が増加するために、また Drain電圧が高くた場合には Source-Drain 間の電界が強くなるため、どちらの場合も電流は増加します。

この状態を “3極管状態” である、または “3極管領域” にいると言います。
(MOSトランジスタに限定すると “線形領域” と呼びます)

以上の関係をグラフにすると以下のようになります。　これは Gate-Source間の電圧に対する Source-Drain 間電流の関係を表すので、V_gs-I_ds 特性、あるいは単に V_g-I_d 特性とも呼ばれます。

続いて右図のように、MOSトランジスタの Source とBodyを接地し、Gate にしきい値電圧 V_th より高い定電圧を与えた状態で Drain 電圧を 0V から高い電圧に Sweep していったときの状態の変化を ポテンシャル図で考えます。

導通
Vd=0V のときには Source-Drain 間の電位差はないため、Channel に反転電子が存在しても電流は流れません。　ただし、これは “遮断状態” ではありません。　あくまでも Source と Drain は導通状態で、3極管状態の極端な場合として理解してください。

3極管
Drain電圧が高くなると、Channel には電子が誘起されてますので Source-Drain 間の電位差に応じた電流が流れます。　また図からわかるように 3極管状態ですので、電流は Channel ポテンシャル、すなわち Gate 電圧にも依存します。

5極管
Drain電圧をさらに高くして、Channelポテンシャルが Drain電位より下がると 5極管領域となり、電流は Drain電圧によらずに一定(飽和)となります。

以上の関係をグラフにすると Fig. 3-13 のようになります。　これは Drain-Source間の電圧に対する Drain-Source 間電流の関係を表すので、V_ds-I_ds 特性、あるいは単に V_d-I_d 特性とも呼ばれます。

５極管領域での $I_{ds}$ は
　$I_{ds}=\displaystyle \frac{1}{2}\cdot\mu\cdot C_{ox}\cdot\frac{W}{L}\cdot\left(V_{gs}-V_{th}\right)^{2}$　

3極管領域での $I_{ds}$は
　$I_{ds}=\displaystyle \mu\cdot C_{ox}\cdot\frac{W}{L}\cdot\left\{\left(V_{gs}-V_{th}\right)\cdot V_{ds}-V_{ds^{2}}\right\}$

５極管条件は
　　$V_{ds}\geqq V_{gs}-V_{th}$

このときの境界となる $V_{ds}$ を $V_{dsat}$ と定義すると、5極管条件で使うためには $V_{ds}\gt V_{dsat}$ とする必要があります。

また、Gate に実効的に印加される電圧として $V_{eff}$ を定義します。　$V_{gs}\gt V_{th}$ になるまではトランジスタはオンしないので $V_{gs}$ が $V_{th}$ を超えた上澄み分、すなわち $V_{eff}= V_{gs}-V_{th}$ とします。
これを用いて上記の式を書き換えると 5極管領域の式は
　　$I_{ds}=\displaystyle \frac{1}{2}\cdot\mu\cdot C_{ox}\cdot\frac{W}{L}\cdot V_{eff}^{2}$

3極管領域の式は
　　$I_{ds}=\displaystyle \mu\cdot C_{ox}\cdot\frac{W}{L}\cdot\left(V_{eff}\cdot V_{ds}-\frac{1}{2}\cdot V_{ds}^{2}\right)$

となります。

$I_{ds}$ の式を $V_{gs}$ で偏微分すると、相互コンダクタンス($g_m$) が得られます。

これは $V_{gs}$ を微小変化させたときの $I_{ds}$ の変化の割合を示すパラメータで、アナログ回路設計においては極めて重要なパラメータです。
通常は $g_m$ は高い方が有利です。
$I_{ds}$ の式は 5極管領域と 3極管領域で異なるため、それぞれ異なります。

$I_{ds}$ の式を $V_{ds}$ で偏微分すると、自己コンダクタンス($g_{ds}$) が得られます。

これは $V_{ds}$ を微小変化させたときの $I_{ds}$ の変化の割合を示すパラメータですが、アナログ回路設計においてはこの逆数をとった Drain 抵抗($r_{ds}$) の方が一般に使われる重要なパラメータになります。

MOSトランジスタをスイッチとして使う場合は $g_{ds}$ は大きい方がオン抵抗 ($r_{ds}$)が下がるので有利になりますが、通常は $g_{ds}$ は低く、すなわち $r_{ds}$ は高い方が有利です。
I_ds の式は 5極管領域と 3極管領域で異なるため、$g_{ds}$ ($r_{ds}$) はそれぞれ異なります。

近似式を用いると Fig. 4-2a のような $V_{ds}-I_{ds}$ 特性となり、5極管領域では $g_{ds}=0$ すなわち $r_{ds}=\infty$ となりますが、実際には Fig. 4-2b のように曲線は傾きを持ちます。　すなわち $r_{ds}$ は有限の値を取ります。
この理由は短チャンネル効果と呼ばれるもので、Drain と P-sub との間にできる空乏層幅が変化することによります。

Drain は N型で P-Sub は P型なので、Fig. 4-3 に示すように空乏層ができます。
Soource から注入された電子がこの空乏層まで達すると、空乏層内の電界で加速されて Drain へ排出されます。

なので実効的なチャンネル長というのが、Source 端から Drain空乏層端までの長さになります。
ここで、Drain と P-Sub との間にできる空乏層の幅は逆バイアス電圧に依存し、Drain電圧が高くなるほど空乏層は広がり、実効チャンネル長が短くなって電流が増えることになります。

これを短チャンネル効果と呼び、ゲート長の短い微細化プロセスになると顕著になり、極端な場合は空乏層が Source 端まで延び、Source と Drain が短絡状態になる、いわゆるパンチスルーが発生します。　このため微細化プロセスになると Drain 電圧を下げる必要が出てきます。

これまでの説明ではMOSトランジスタの電流は V_gs, V_ds で記述され、P-sub の電位には関係ないように見えていましたが、P-sub の電位を高くすると V_th が大きくなるという、いわゆるバックゲート効果というものがあります。　(Gate が正門なら Body は裏門に相当することから Body をバックゲートと呼びます)
通常は V_bs=0V で使いますが、この後の講座で説明するソースフォロワや、差動対などではバックゲート効果が影響してくる場合があります。

遮断領域
遮断領域では Gate と Body の間に、酸化膜容量と空乏層容量の直列接続容量ができます。

3極管・5極管領域
Gate電圧が Vth を超え、Channel に反転電子が誘起されると、Gate からは Channel との間の酸化膜容量が見えてきます。

Channel の電子は Source と Drain のどちらとも電気的に接続されるため、3極管では Cox を半々に分け合う形となり、5極管では Source側に $\frac{2}{3}\cdot C_{ox}$ の容量を、Drain側とは容量を持たないように振る舞います。　これはDrain の周りには空乏層があるため、チャンネルの電子とは切り離されるためです。

一般に、接合容量より酸化膜容量が大きいことと、アナログ回路では 5極管動作で使うことから、もっとも支配的な容量は Gate-Source 間のチャンネル容量になります。

ただし、後の講座で解説する、インバータのミラー容量というものがあり、これには Gate-Drain の結合容量である C_gd0 が効いてきます。