3 デバイスの基礎

半導体で電流が流れるメカニズムは以下の3つに分けられます。

①ドリフト
キャリアに電界がかかると正のキャリアは電界の方向へ、負のキャリアは電界と逆方向に移動しますので、電流として観測されます。

ここで、E は電界強度で、μe, μh はそれぞれ電子と正孔の移動度、n, p はそれぞれ電子と正孔の濃度です。移動度は電界に対するキャリアの移動速度の比を表します。

②拡散
キャリアに濃度の勾配があるとキャリアは濃度の高いほうから低い方へと流れます。　キャリアは熱運動により一定個所にはとどまらずに拡散します。　これによりキャリアは濃度が高い方から濃度の低い方へと動くことになります。　

ここで、De, , Dh ・はそれぞれ電子・正孔の拡散定数で、∇n, ∇p はそれぞれ電子・正孔の濃度勾配を表します。

③発生と再結合
熱励起や光照射などによって電子と正孔が対として発生します。　また逆に電子と正孔は対として再結合します。　このように発生と再結合か起こると、キャリア濃度自体が変化するために電流に寄与します。

連続の方程式
ある領域を考えた場合、その領域に対してドリフト・もしくは拡散で流入するキャリアの数と、その領域からドリフト・もしくは拡散で流出するキャリアの数の差は、その領域で発生・再結合するキャリアの数に等しいという関係が常に成り立ちます。
これを連続の方程式と呼び、半導体での電流を考える上で非常に重要な式です。

別個に存在するP型の半導体とN型の半導体を接合した場合を考えます。
N型は電子が多数キャリアですが、P型では電子が少数キャリアになるため、拡散により電子は N型から P型に流れ込みます。同様に、正孔はP型からN型へ流れ込みます。　N型では電子がなくなるため、残されたドナーイオンが正の空間電荷領域を形成し、逆に P型では残されたアクセプタイオンが負の空間電荷領域を形成するため、これらの空間電荷層が電界を作ります。
この電界は拡散による電子・正孔の拡散を抑える方向に働くため、拡散電流たドリフト電流が釣り合ったところで平衡状態に落ち着くととになります。

空間電荷領域は空乏層や空乏領域とも呼ばれ、この領域にはキャリアは存在しません。　
空乏層以外の P型領域ではアクセプタイオンと正孔が同数一様に存在し、N型ではドナーイオンと電子が同数一様に存在するため、それぞれ電気的中性領域となります。
これをバンド図を使って示すと以下のようになります。

PN接合を順バイアスした場合を考えます。

右図のように順バイアスがかかると電位障壁が下がり、N領域から P領域へ電子が流れ込み、逆にP領域からN領域に正孔が流れ込み、結果として PからNへと電流が流れることになります。

このように P領域では少数キャリアである電子が N領域から注入され、逆にN領域では少数キャリアである正孔が P領域から注入されることになります。　これを少数キャリアの注入と呼びます。

もう少し物理的に説明します。

バイアスがかからない状態は平衡状態なので、P型に対してもN型に対してもフェルミレベルは等しくなりますが、バイアスがかかるとフェルミレベルは価電子帯に対する擬フェルミレベルと伝導帯に対する擬フェルミレベルに分離します。
P領域では価電子帯と価電子にたいする擬フェルミレバルの距離が近づくため、電子のキャリア濃度がゼロバイアス時に対して増えることになります。

PN接合を逆バイアスした場合を考えます。
右図のように逆バイアスがかかると電位障壁が高くなり、P領域における少数キャリアである電子がN領域に、逆にN領域における少数キャリアである正孔が P領域に、それぞれ無理やり引き抜かれることで電流が流れます。
しかし、それぞれ少数キャリア濃度はもともと低いため電流は極めて小さく、逆方向電流はほとんどゼロです。

以上みてきたように、PN接合に順バイアスを印加すると電流が流れ、逆バイアスを印加した場合には電流が流れないという、いわゆる整流作用があります。　このような PN ダイオードにおける電流の式は以下のように書けます。

ここで Is は逆方向飽和電流と呼ばれ、例えば 1e-11 などの極めて小さい値を取りますのて、逆方向電流は非常に小さいことがわかります。
一方で eV/kT >> 1 となる順バイアスがかかると電流の式は以下のように書け、実際にダイオードを使う場合には妥当な近似になります。

式から明らかなように、ある程度の順バイアスがかかると電流は指数関数的に増大するため、順方向バイアス電圧は飽和するとみなせます。　これを順方向飽和電圧と呼ぶこともあり、その値は 0.6〜0.7V 程度となります。

空乏層ではキャリアが存在しないため、比誘電率が ε_si の絶縁体として振る舞います。一方、その両端は中性領域なので導電体として振る舞います。
なので、空乏層は並行平板コンデンサとみなすことができ、空乏層の幅を d とすると、C = ε_siε₀ /d となります。

実際には PN接合に印加するバイアス電圧によって空乏層の幅は変化するため、接合容量はバリキャップとして振る舞い、近似的に以下の式で表されます。

逆バイアスを深くすると空乏層は広がり、容量は小さくなります。

MOS 構造とは、右図のような Metal-Oxide-Semiconductor の3層からなり、MOSトランジスタの骨格をなす重要な構造です。
Metal は金属、Semiconductor は半導体、Oxide 酸化膜を意味します。
一般的な半導体プロセスでは、Metal はポリシリコンを用い、Semiconductor は結晶シリコンで、Oxide はその結晶シリコンを熱酸化することで形成します。

右の上段の図は、Metal, Oxide, Semiconductor が離れて存在するときのバンド図で、中段の図はそれらを等電位で接触させたときのバンド図になります。
平衡状態なので、Metal に対するフェルミレベルと Semiconductor に対するフェルミレベルが等しくなるため、仕事関数差の違いによりバンドが曲がります。

下段は、Metal と Semiconductor の間に Vfb という電圧をかけて、バンドがフラットになったときのバンド図で、Vfb をフラットバンド電圧と呼びます。
MOS 構造を考える上では、このフラットバンド状態が基準となります。

以上の振る舞いをグラフにすると右のようになります。

負電圧印加の場合は Si 表面には多数キャリアの正孔が蓄積されるため界面には正の電荷が集まります。

正電圧を印加して空乏層が発生すると、多数キャリアの正孔が表面から排除されることで、等価的に負の電荷が集まることになりますが、容量としては空乏層容量が直列接続されるので減少します。

さらに高い正の電圧を印加すると、Si 表面に反転電子が誘起されることで、負の電荷が集まり、容量としては再び酸化膜容量だけがみえてくるようになります。

1点注意事項としては、この MOS 構造が単体として存在する場合には、”反転”が起きるときには十分な時間が必要になることが挙げられます。
電圧印加でバンドが曲がって平衡状態に達すれば、フェルミレベルと伝導帯の間隔に相当する電子が現れますが、過渡状態である非平衡状態では直ぐには反転電子は現れません。　熱励起により電子・正孔対が「発生」することで電子が Si表面に出現します。　この時、同時に発生した正孔はバンドの曲がりによる電界で基板側へ排出されることになります。

右のグラフは実線が低周波の正弦波を与えたときの容量で、破線が高周波の正弦波を与えたときの容量になります。

低周波の場合は反転電子が集まる十分な時間があるため反転層ができますが、高周波の場合には反転電子は集まる時間が確保できないため反転層はできないため、容量としては酸化膜容量と空乏層容量の直列接続容量が見えることになります。

前節で、MOS 構造単体では反転電子が Si 表面(Si-SiO₂ 界面)に蓄積されるには時間がかかると説明しましたが、MOS 構造に隣接して電子の供給源となる N型領域を設けると、そこからMOS容量の Si 表面に反転電子が供給されるため、高周波の電位変化に対する応答性が劇的に向上します。この構成を MOS ダイオードと呼びます。

以降、Metal電極を Gate、P型 Si を Body、N領域を Source 、Si-SiO₂ 界面の反転電子が存在しうる領域を Channel と言い換えると、MOS ダイオードで起こる現象は以下のように説明できます。

「Gateにあるしきい値以上の高い正電圧を印加すると、Gate下に Channel が形成されます。　MOS容量に隣接して Source を配置すると、 Source から Channel に電子が供給され、Channel には電子が現れます」

伝導帯の電位 (ポテンシャル) に着目してバンド図を書き直したものを電子に対するポテンシャル図とすると、Source と Bodyと Channel の関係は右図のように表されます。　網掛けは電子が充満されていることを表します。

この状態で Gate 電圧が微小変動すると、 Channel 電位 (=Channel ポテンシャル) もそれに連動して変化し、Channel に蓄積される電子の数も変化するので、容量として働くことになります。

図のように、MOSトランジスタの Source とBody を接地し、Drain に定電圧を与えた状態で Gate 電位を 0V から高い電圧に Sweep していったときの状態の変化を ポテンシャル図で考えます。

遮断
Vg=0V のときには Channel のポテンシャルは下がらず、電子は存在しないために電流は流れません。　この状態を “遮断状態” である、または “遮断領域” にいると言います。

しきい値
Gate電圧を高くしていくと Channel ポテンシャルが下がり、Source のポテンシャルと等しくなります。　このときの Gate 電圧を “しきい値電圧” と呼び、 Vth あるいは Vt などと表します。

5極管
Gate電圧をしきい値電圧より高くする Channel ポテンシャルは Source 電位より下がり、Source から Channel に電子が注入されます。　注入された電子は Source-Drain 間の電界によりドリフトし、Drain に達することで、Source-Drain 間に電流が流れます。　
この場合の電流は ChannelポテンシャルとSource の電位のみで決まり、そのポテンシャルの差が大きくなると電流は増えます。
Channelポテンシャルは Gate 電圧で決まるので、Gate 電位とSource電位のみで決まると言って構いません。　この時、Drain 電圧が変化しても電流は変わりません。
この状態を “5極管状態” である、または “5極管領域” にいると言います。
(MOSトランジスタに限定すると “飽和領域” と呼びます)

3極管
Gate電圧をさらに高くして、Channelポテンシャルが Drain電位より下がるようになります。　この状態では 5極管領域とは異なり、流れる電流は Drain 電圧に対しても感応度を持ちます。　Gate電圧がや高くなっても、Drain電圧が高くなっても、電流は増加します。
この状態を “3極管状態” である、または “3極管領域” にいると言います。
(MOSトランジスタに限定すると “線形領域” と呼びます)

以上の関係をグラフにすると以下のようになります。　これは Gate-Source間の電圧に対する Source-Drain 間電流の関係を表すので、Vgs-Ids 特性、あるいは単に Vg-Id 特性とも呼ばれます。

５極管領域での I_ds は

3極管領域での I_ds は

５極管条件は

V_gs-V_th=V_eff と書き直して①、② を置き換えると 5極管領域の式は

3極管領域の式は

I_ds の式を V_gs で偏微分すると、相互コンダクタンス(g_m) が得られます。

これは V_gs を微小変化させたときの I_ds の変化の割合を示すパラメータで、アナログ回路設計においては極めて重要なパラメータです。
通常は g_m は高い方が有利です。

I_ds の式は 5極管領域と 3極管領域で異なるため、それぞれ異なります。

I_ds の式を Vds で偏微分すると、自己コンダクタンス(g_ds) が得られます。

これは V_ds を微小変化させたときの I_ds の変化の割合を示すパラメータですが、アナログ回路設計においてはこの逆数をとった Drain 抵抗(r_ds) の方が一般に使われる重要なパラメータになります。

MOSトランジスタをスイッチとして使う場合は g_ds は大きい方がオン抵抗 (r_ds)が下がるので有利になりますが、通常は g_ds は低く、すなわち r_ds は高い方が有利です。

I_ds の式は 5極管領域と 3極管領域で異なるため、g_ds(r_ds) はそれぞれ異なります。

Drain は N型で P-Sub は P型なので、空乏層ができます。
Soource から注入された電子がこの空乏層まで達すると、空乏層内の電界で加速されて Drain へ排出されます。

なので実効的なチャンネル長というのが、Source 端から Drain空乏層端までの長さになります。
ここで、Drain と P-Sub との間にできる空乏層の幅は逆バイアス電圧に依存し、Drain電圧が高くなるほど空乏層は広がり、実効チャンネル長が短くなって電流が増えることになります。

これを短チャンネル効果と呼び、ゲート長の短い微細化プロセスになると顕著になり、極端な場合は空乏層が Source 端まで延び、Source と Drain が短絡状態になる、いわゆるパンチスルーが発生します。　このため微細化プロセスになると Drain 電圧を下げる必要が出てきます。

MOSトランジスタでは、その動作領域に応じて変わったり変わらなかったりする端子間容量が存在します。

まず、Source と Body、および Drain と Body の間には接合容量ぎ存在します。　これはそれぞれの端子間の電位差によって変わります。それから Gate と Source、および Gate と Drain の間に、Cgs0, Cgd0 と呼ばれる容量があります。　MOSトランジスタでは電流駆動能力を稼ぐため酸化膜厚は薄くしますが、そうすると Source, Drain の端部で薄い酸化膜を介した並行平板コンデンサができるためです。

以上の容量は動作領域に依存しませんが、以下では動作領域に依存する容量について説明します。

遮断領域では Gate と Body の間に、酸化膜容量と空乏層容量の直列接続容量ができます。

ところが Gate電圧が Vth を超え、Channel に反転電子が誘起されると、Gate からは Channel との間の酸化膜容量が見えてきます。

Channel の電子は Source と Drain のどちらとも電気的に接続されるため、3極管では Cox を半々に分け合う形となり、5極管では Source側に (2/3)・Cox 、Drain側とは容量を持たないように振る舞います。　これはDrain の周りには空乏層があるため、チャンネルの電子とは切り離されるためです。

一般に、接合容量より酸化膜容量が大きいことと、アナログ回路では 5極管動作で使うことから、もっとも支配的な容量は Gate-Source 間のチャンネル容量になります。

ただし、後の講座で解説する、インバータのミラー容量というものがあり、これには Gate-Drain の結合容量である C_gd0 が効いてきます。